Diseño e implementación de un decodificador CABAC sobre un sistema embebido

Este trabajo describe el diseno por bloques del Modulo IP de un decodificador de entropia CABAC (Codificacion Aritmetica Binaria Adaptada al Contexto). El diseno se basa en el codigo de referencia JM19.0 haciendo uso del estandar H.264/AVC. El codigo se ejecuta sobre el procesador PowerPC440 del FPGA Virtex-5 de una tarjeta de desarrollo ML507. La implementacion del modulo se realiza en VHDL. Los resultados propuestos fueron elaborados usando las herramientas de diseno ISE Design Suite y Microsoft Visual Studio. Estos resultados fueron obtenidos a partir de videos codificados H.264 con el codificador de referencia JM19.0. Con la insercion de este modulo en el sistema, se logro disminuir en un 18% las demoras de procesamiento del decodificador.