基于CPLD+ARM的多道脉冲幅度分析器设计
Hedianzixue yu tance jishu（2012）
摘要
介绍了一种基于CPLD+ ARM的多道脉冲幅度分析器的设计方案.通过在CPLD内建立FIFO缓存队列,使数据采集和脉冲幅度分析速度协调,提高核脉冲的通过率；采用STM32F10X固件库开发多道分析器软件,可缩短软件开发周期；高集成度、低功耗器件的应用有助于降低多道分析器的功耗并有利于其小型化.CPLD+ ARM的实现方案体现出一定的优势.
更多查看译文
AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要