System und Verfahren zur Software-Hardware-kooperativen Pipeline-Fehlererkennung

Eine Familie von Software-Hardware-Kooperationsmechanismen zur Beschleunigung einer Intra-Thread-Duplizierung nutzt die Hardware zur Erkennung von Registerdateifehlern, um implizit die Daten aus doppelten Anweisungen zu uberprufen, wobei die Overheads der Befehlsprufung vermieden und eine Fehlererkennung mit geringer Latenz mit strengen Fehlerbegrenzungsgarantien erzwungen wird.